FPGA Design Engineer @Sii Sp. z o.o.
Brak informacji o wynagrodzeniu 馃檨
Verilog SystemVerilog SoC ARM CSS DDR4/DDR5 PCIe Gen5 Gen4 IP Design Compiler SpyGlass CDC/DFT Fusion Compiler Python TCL Linux firmware Linux
Dodano: wczoraj (24.07.2025, 13:58:49)
Wygasa: za 28 dni (23.08.2025, 23:59:59)
Do艣wiadczenie: Senior
Rodzaj umowy: UOP, B2B
Tryb pracy: Praca zdalna, Praca hybrydowa, Praca w biurze
Lokalizacja: Bia艂ystok, Rzesz贸w, Toru艅, Lublin, Krak贸w, 艁贸d藕, Gda艅sk, Bydgoszcz, Katowice, Pozna艅, Wroc艂aw, Szczecin, Pi艂a, Warszawa
殴r贸d艂o:
theprotocol.it
#173645 0