FPGA Design Engineer @Sii Sp. z o.o.
Brak informacji o wynagrodzeniu 馃檨
Verilog SystemVerilog SoC ARM CSS DDR4/DDR5 PCIe Gen5 Gen4 IP
Dodano: 9 godzin temu (26.08.2025, 16:08:18)
Ostatnio widziana: 3 godziny temu
Aktywna przez: 5 godzin
Do艣wiadczenie: Senior
Rodzaj umowy: B2B
Tryb pracy: Praca hybrydowa
Lokalizacja: Bia艂ystok
殴r贸d艂o:
theprotocol.it
#189233 1