ASIC / SoC Design Internship @Antmicro
Brak informacji o wynagrodzeniu 馃檨
C digital logic design Verilog ASIC development SystemVerilog Linux VHDL C++
Dodano: wczoraj (3.09.2025, 14:03:53)
Ostatnio widziana: 2 godziny temu
Aktywna przez: 1 dzie艅
Do艣wiadczenie: Junior
Rodzaj umowy: Umowa zlecenia / o dzie艂o
Tryb pracy: Praca w biurze
Lokalizacja: Pozna艅, Wroc艂aw, Gda艅sk, Goteborg
殴r贸d艂o: justjoin.it
#193457 0