FPGA Verification Engineer @Sii Sp. z o.o.
Brak informacji o wynagrodzeniu 馃檨
SystemVerilog UVM SoC ARM CSS DDR4/DDR5 PCIe Gen5 Gen4 IP Synopsys VCS SpyGlass Verdi JasperGold Python TCL Perl Ethernet DPDK
Dodano: wczoraj (24.07.2025, 14:01:23)
Wygasa: za 28 dni (23.08.2025, 23:59:59)
Do艣wiadczenie: Senior
Rodzaj umowy: UOP, B2B
Tryb pracy: Praca zdalna, Praca hybrydowa, Praca w biurze
Lokalizacja: Bia艂ystok, Toru艅, Wroc艂aw, Bydgoszcz, 艁贸d藕, Lublin, Warszawa, Rzesz贸w, Katowice, Szczecin, Krak贸w, Gda艅sk, Pozna艅, Pi艂a
殴r贸d艂o:
theprotocol.it
#173643 0